

IMPLÉMENTATION SUR FPGA D'UN TURBO CODEUR-DÉCODEUR EN BLOCS À HAUT DÉBIT SELON LA STRUCTURE DE VON NEUMANN À TRAITEMENT PAR BLOCS.

**Thomas Q.K. TA¹, Pierre Leray¹, Annick Le Glaunec¹, Nadine
Chapalain²**

¹Supélec - Campus de Rennes, équipe ETSN.

Avenue de la Boulaie, BP 81127, 35511 Cesson-Sévigné Cedex, France.

**Email : thomas.ta@supelec.fr, pierre.leray@supelec.fr,
annick.leglaunec@supelec.fr**

²Mitsubishi Electric ITE,

1, allée de Beaulieu, CS 10806, 35708 Rennes Cedex 7, France.

Email : chapalain@tcl.ite.mee.com

Résumé :

Ce papier présente une implémentation sur FPGA (Field Programmable Gate Array) d'un turbo codeur-décodeur en blocs selon la structure de Von Neumann à traitement par blocs pour des applications à haut débit (*i.e.* > 25Mbps). Le code retenu pour l'implémentation est le code produit BCH étendu (32, 26, 4)² (résultant de la concaténation de deux codes BCH(32,26,4)). Les simulations en langage C et la synthèse en VHDL ont permis de montrer que l'utilisation de la structure de Von Neumann à traitement par blocs pour l'implémentation du turbo codeur-décodeur peut atteindre un débit de 50 Mbps tout en ayant une faible complexité.

MOTS-CLÉS : Turbo code en blocs, décodage itératif, turbo codeur, turbo décodeur, structure de Von Neumann, FPGA.

1. Introduction

Le développement des services multimédia, des terminaux portables et des besoins associés en terme de capacité des réseaux et de haut débit avec un spectre de plus en plus encombré, impliquent une contrainte forte sur la simplicité des récepteurs. Il faut d'une part limiter la consommation des terminaux et donc augmenter leurs autonomies et d'autre part diminuer leurs coûts. Cette contrainte sur la complexité, même pondérée par le progrès de la technologie, est contradictoire avec l'augmentation des débits. Dans les systèmes numériques actuels, le codage de canal, et en particulier le décodage, sont des opérations coûteuses en temps de traitement et en complexité. Aujourd'hui, les codes correcteurs d'erreurs les plus utilisés sont les codes convolutifs, parfois associés à un code Reed-Solomon. C'est le cas du GSM (Global System for Mobile), du DAB (Digital Audio Broadcasting), du DVB (Digital Video Broadcasting) terrestre et satellite. En 1994, R. Pyndiah [PYN 94] a proposé une nouvelle méthode de décodage des codes produits, les turbo codes en blocs. Ces codes correcteurs d'erreurs présentent l'avantage d'avoir des performances proches de la limite théorique de Shannon pour des rendements de codage élevés [PYN 94], et satisfont alors la contrainte de grande efficacité spectrale.

Après avoir rappelé le principe des codes produits, ce papier présente l'implémentation sur FPGA d'un turbo codeur-décodeur du code produit BCH étendu $(32,26,4)^2$ à haut débit. L'implémentation est réalisée selon la structure de Von Neumann à traitement par blocs. Une méthode d'optimisation du rapport complexité/performances et une organisation des mémoires adaptée au traitement par blocs sont ensuite proposées.

2. Codeur des codes produits

2.1. Les codes produits

Les codes produits, introduits par P. Elias en 1954 [ELIA 54], sont des codes de fort pouvoir de correction, obtenus par concaténation série de deux ou plusieurs codes en blocs linéaires de faible pouvoir de correction. Considérons deux codes en blocs élémentaires C_1 et C_2 de paramètres respectifs (n_1, k_1, d_1) et (n_2, k_2, d_2) , où n_i représente la longueur, k_i la dimension et d_i la distance minimale de Hamming du code C_i . Les paramètres (n, k, d) du code produit $C = C_1 \otimes C_2$ sont alors égaux à $n = n_1 \times n_2$, $k = k_1 \times k_2$ et $d = d_1 \times d_2$. Son rendement est aussi égal au produit des rendements des codes C_1 et C_2 . Pour une application aux réseaux à haut débit, tels que les réseaux locaux sans fil HIPERLAN/2 (High PERFORMANCE Local Area Network) [CHA 02], les codes retenus pour construire les codes produits sont des codes BCH étendus $(32,26,4)$ et $C_1 = C_2$. Dans ce cas, le code produit BCH étendu

$(32,26,4)^2$ se présente alors sous forme d’une matrice carrée $[C_e]$ de n_e lignes et n_e colonnes (avec $n_e = n + 1$), dans laquelle :

- les $k \times k = 26 \times 26$ bits d’information forment la matrice $[M]$,
- chacune des k lignes de la matrice $[M]$ est codée en utilisant le code BCH(31,26,3),
- chacune des n colonnes de la matrice $[C]$ est codée par le code BCH(31,26,3),
- la dernière ligne et la dernière colonne de la matrice $[C_e]$ sont respectivement constituées des bits de parités sur les lignes, des bits de parité sur les colonnes et du bit de parité sur les bits de parité.

La figure 1 présente un code produit BCH étendu $(n_e, k, d_e)^2$, avec $d_e = d + 1$.




Figure 1 – Principe du codage d’un code produit étendu $[C_e]$.

2.2. Architecture du codeur des codes produits

Nous supposons que les bits des matrices $[M]$ et $[C_e]$ sont respectivement transmis à l’entrée du codeur et disponibles à sa sortie, bit par bit, dans l’ordre de gauche à droite et de haut en bas. Afin de respecter cet ordre de transmission et d’après le concept du code produit BCH étendu $(32,26,4)^2$, nous déduisons le schéma bloc du circuit de codage présenté sur la figure 2 et constitué de :

- un circuit “codeur ligne” qui sert à calculer la redondance sur les lignes,
- un circuit “codeur colonne” qui calcule la redondance sur les colonnes et la redondance sur la redondance,
- deux circuits de calcul des bits de parité sur les lignes et sur les colonnes,
- un multiplexeur pour sélectionner les bits à transmettre dans l’ordre prédéfini,

- une mémoire RAM de capacité 32x6 pour sauvegarder la redondance sur les colonnes, la redondance sur la redondance et les bits de parités sur les colonnes,
- un séquenceur qui coordonne tous les circuits du codeur en générant les adresses de la mémoire RAM, les signaux de commande “demande de donnée”, la sélection du multiplexeur, etc..




Figure 2 – Schéma bloc du codeur du code produit BCH étendu $(32,26,4)^2$.

3. Turbo-décodeur en blocs

3.1. Algorithme de turbo-décodage des codes produits

L'algorithme de turbo décodage est basé sur le concept de contre-réaction et associe l'algorithme de décodage à entrées pondérées de Chase [CHA 72] à un calcul de pondération en sortie du décodeur selon l'algorithme de Pyndiah [PYN 94].




Figure 3 - Schémas de principe d'un décodeur élémentaire.

Cet algorithme utilise des décodeurs élémentaires (cf. figure 3) mis en cascade dont les différents paramètres et données sont :

- $[\mathbf{R}]$ la matrice reçue,
- $[\mathbf{W}(p-1)]$ la matrice d'information extrinsèque obtenue par le décodage précédent,
- $[\mathbf{R}'(p)] = [\mathbf{R}] + \alpha(p) [\mathbf{W}(p-1)]$,
- $[\mathbf{D}(p)]$ la matrice décidée,
- $\alpha(p)$ et $\beta(p)$ des constantes, fonctions de p .

À la $p^{\text{ème}}$ demi-itération, le décodage de l' $i^{\text{ème}}$ ligne (ou colonne) $\mathbf{R}_i'(p)$ de la matrice $[\mathbf{R}'(p)]$ comporte les étapes suivantes :

- a) Décodage de type Chase pour déterminer un mot de code décidé \mathbf{D} à distance euclidienne minimum du mot reçu $\mathbf{R}_i'(p)$. Ce décodage consiste à :
 - sélectionner et mémoriser la position et le module des m composantes les moins fiables (notées MF1, MF2, ..., MF m) du mot reçu $\mathbf{R}_i'(p)$,
 - générer les t vecteurs de test \mathbf{Y}^j , $j \in [1, t]$, par inversion d'une ou de plusieurs positions des composantes les moins fiables dans le mot binaire \mathbf{Y}^0 obtenu par seuillage du mot reçu $\mathbf{R}_i'(p)$,
 - décoder \mathbf{Y}^0 et les t vecteurs de test \mathbf{Y}^j par algorithme de décodage binaire pour obtenir les $(t+1)$ mots décodés \mathbf{C}^k avec $k \in [0, t]$,
 - calculer la distance euclidienne entre \mathbf{C}^k et le mot reçu $\mathbf{R}_i'(p)$,
 - sélectionner parmi les mots de code \mathbf{C}^k , le mot de code décidé \mathbf{D} dont la distance euclidienne M^d est minimale,

- b) Calcul de pondération. Ce calcul est basé sur l'estimation du Logarithme du Rapport de Vraisemblance de chaque bit d_j du mot décidé $\mathbf{D}(p)$ et nécessite de :
 - rechercher parmi les mots de code \mathbf{C}^k , un mot de code \mathbf{C}^c , appelé le concurrent, dont la distance euclidienne M^c est minimale et tel que $c_i^c \neq d_i$,
 - calculer l'information extrinsèque $w_{ij} = (M^d - M^c) \times d_j - r_{ij}'$ si le mot \mathbf{C}^c est trouvé, sinon $w_{ij} = \beta(p) \times d_j - r_{ij}'$ (w_{ij} et r_{ij}' étant respectivement les $j^{\text{ème}}$ éléments du vecteur $\mathbf{W}_i(p)$ et du mot reçu $\mathbf{R}_i'(p)$).

Dans l'objectif d'obtenir un haut débit (*i.e.* > 25 Mbps) avec une faible complexité, nous avons retenu la version simplifiée de l'algorithme de Chase-Pyndiah proposée dans [RAO 97][ADD 00] qui utilise 8 vecteurs de test. Cette version simplifiée consiste à prendre, parmi les mots décodés \mathbf{C}^k , le deuxième mot décodé à distance euclidienne minimale du mot reçu comme l'unique concurrent. Elle permet ainsi de diminuer la complexité du calcul de pondération par 10 sans dégrader significativement les performances du décodeur [ADD 00]. Le décodage complet met en œuvre 4 itérations. Ainsi le temps alloué pour le traitement d'un vecteur est de quatre périodes d'horloge. Les symboles reçus r_{ij} sont quantifiés sur 4 bits (1 bit pour le signe et 3 bits pour le module).

3.2. Architectures du turbo-décodeur

Plusieurs architectures sont possibles pour implémenter l'algorithme Chase-Pyndiah décrit précédemment. Parmi ces architectures, la structure de Von Neumann à traitement par blocs [RAO 97] est la plus adaptée pour une application aux réseaux de haut débit tout en ayant une complexité raisonnable. En effet, en utilisant un seul décodeur élémentaire pour effectuer plusieurs itérations de décodage, elle réduit non seulement la complexité et la latence globale du circuit (2 fois le temps de remplissage d'une matrice), mais elle permet également d'avoir un débit élevé. Pour implémenter le décodeur élémentaire, nous avons tout d'abord transcrit en VHDL les étapes de l'algorithme Chase-Pyndiah décrit au paragraphe précédent en plusieurs blocs avant de les assembler comme le montre la figure 4.




Figure 4 – Schéma bloc du décodeur élémentaire.

Le bloc « mémorisation de $[R]$ » se compose de deux RAM travaillant alternativement en mode écriture et lecture. Tous les blocs du décodeur sont coordonnés par le bloc « séquenceur ». L'ensemble turbo codeur-décodeur en blocs est implémenté sur un composant APEX20KE d'Altera. La synthèse, le routage, le placement et l'analyse temporelle sont réalisés à l'aide du logiciel Quartus d'Altera.

3.3. Mémorisation des matrices $[R]$ et $[R']$

Pour le traitement et la mémorisation des matrices $[R]$ et $[R']$, la structure de Von Neumann à traitement par blocs nécessite des mémoires à écriture et à lecture en ligne comme en colonne permettant d'accéder à un vecteur entier (de dimension

n_e) en une seule période d'horloge. Ce double mode d'accès ligne/colonne peut être réalisé en organisant la mémoire en n_e plans parallèles et en insérant un système de décalage sur les entrées et les sorties des données. Pour simplifier, le concept d'une mémoire de capacité 4×4 est présenté sur figure 5, mais il est généralisable à une capacité plus grande.




Figure 5 – Concept d'une mémoire de capacité 4×4 pouvant être lue et écrite par vecteur en ligne et en colonne.

Le concept de ces mémoires est basé sur le principe que les bits d'un même vecteur ne doivent pas être sauvegardés sur le même plan afin d'accéder à un vecteur entier en une seule période d'horloge. Pour cela, lors de l'écriture, les données doivent être décalées de manière rotative dans un sens et puis, lors de la lecture, dans le sens inverse (sauf la première ligne et la première colonne). La mémoire présentée sur la figure 5 est composée de 4 plans en parallèle ; dans notre cas, pour le code produit BCH étendu $(32,26,4)^2$, le nombre de plans mis en parallèle est égal à 32. Comme 4 périodes d'horloge sont allouées pour le traitement d'un vecteur, le nombre de plans mis en parallèle peut alors être divisé par 4. Cette technique ne réduit pas la taille des mémoires mais elle permet de réaliser, sur le composant APEX20KE, les mémoires adaptées au traitement par blocs. Ces dernières sont réalisées à partir de 16 RAM double port, configurées en 256×4 bits pour mémoriser $[R]$ et $[R^*]$.

3.4. Optimisation du décodeur

En vue d'optimiser l'implémentation du décodeur, nous proposons une modification de l'architecture améliorant la cadence de traitement tout en réduisant la complexité. En effet, avec la structure de Von Neumann à traitement par blocs, l'intégration de l'étape de sélection des composantes les moins fiables (cf. §3.1) est très encombrante (27% de la taille totale du décodeur). De plus, son temps de calcul est long et pénalise le débit du décodeur. Afin de résoudre ces deux problèmes, nous avons tout d'abord partitionné le fonctionnement de la sélection des composantes les

moins fiables de façon à mettre en place une structure pipeline pour diminuer le temps critique. Ensuite, grâce à ce partitionnement, la structure de Von Neumann peut être appliquée au bloc « Sélection MFm » (cf. figure 4) et à la plupart des blocs du décodeur, ce qui a permis de réduire la complexité totale du codeur de plus de 50% et permet d'atteindre une fréquence maximale de 50 Mhz (cf. tableau 1).

	Débit maximal (Mbps)	Nombre de cellules logiques	RAM (bit)
Codeur	64	140	192
Turbo-décodeur	50	4178	16896
Total	50	4318	17088

Tableau 1 – Encombrement du turbo codeur-décodeur du code produit BCH étendu $(32,26,4)^2$ sur le composant APEX20KE.

4. Conclusion

Ce papier a montré que l'implémentation d'un turbo décodeur du code produit BCH étendu $(32,26,4)^2$ selon la structure de Von Neumann à traitement par blocs peut satisfaire les contraintes de haut débit (*i.e.* > 25 Mbps) et de faible complexité. Nous avons également exposé la structure du codeur du code produit BCH étendu $(32,26,4)^2$. Grâce à sa faible complexité, il peut être implémenté sur le même composant que le décodeur.

Bibliographie

- [ADD 00] P. ADDE, R. PYNDIAH, "Recent simplifications and improvements in Block Turbo Codes", *Proceedings of the 2nd International Symposium on Turbo Codes*, pp. 133-136, France, 2000.
- [CHA 02] N. CHAPALAIN-LE FLOC'H, "Application des Turbo Codes en Blocs pour les réseaux locaux sans fil à haut débit", *thèse de l'Université de Bretagne Occidentale*, 2002.
- [CHA 72] D. CHASE, "A class of algorithms for decoding block codes with channel measurement information", *IEEE Trans. Inform. Theory*, vol. IT-18, pp. 170-182, no.1, January 1972.
- [ELIA 54] P. ELIAS, "Error free coding", *IRE Trans. On Inf. Theory*, vol. IT-4, pp. 29-37, September 1954.
- [PYN 94] R. PYNDIAH, A. GLAVIEUX, A. PICART, S. JACQ, "Near optimum decoding of product codes", *Globecom'94, San Fransisco*, 1994.
- [RAO 97] O. RAOUL, "Conception et performances d'un circuit intégré turbo décodeur de codes produits", *thèse de l'Université de Bretagne Occidentale*, novembre 1997.